Proces oblikovanja digitalne strojne opreme se je v zadnjih letih močno spremenil. Tako lahko majhna digitalna vezja izvedemo z uporabo PAL in PLA. Uporablja se vsaka naprava za izvajanje različnih vezij ki ne potrebujejo več kot število i / ps, o / ps in pogojev izdelka, ki so na voljo v določenem čipu. Ti čipi so neprimerni za dokaj skromne velikosti, običajno podpirajo vzajemno število vhodov in izhodov največ 32. Za načrtovanje teh vezij, ki potrebujejo več vhodov in izhodov, se lahko uporabijo številni PLA / PAL ali pa bolj eleganten tip čipa se lahko uporablja kot CPLD (zapletena programljiva logična naprava). Čip CPLD vključuje več blokov vezij na enem čipu z notranjimi viri ožičenja za pritrditev blokov vezij. Vsak blok vezja je primerljiv s PLA ali PAL.
Kaj je kompleksna programabilna logična naprava?
Kratica CPLD je 'Kompleksne programabilne logične naprave', je ena vrsta integriranega vezja ki ga oblikovalci aplikacij oblikujejo za izvajanje digitalne strojne opreme, kot so mobilni telefoni Ti lahko obvladajo zavestno višje zasnove kot SPLD (preproste programabilne logične naprave), vendar ponujajo manj logike kot FPGA ( polja programabilnih nizov vrat .CPLD vključujejo številne logične bloke, od katerih vsak vsebuje 8-16 makrocelic. Ker vsak logični blok izvaja določeno funkcijo, so vse makrocelice v logičnem bloku popolnoma povezane. Odvisno od uporabe so ti bloki lahko med seboj povezani ali pa tudi ne.
Kompleksna programabilna logična naprava
Večina CPLD-jev (zapletenih programabilnih logičnih naprav) ima makrocelice z vsoto logične funkcije in izbirnega predmeta FF (flip-flop) . Kombinacijska logična funkcija, odvisno od čipa, podpira od 4 do 16 izrazov izdelka z vključenim ventilatorjem. CPLD se razlikujejo tudi glede registrov premikov in logičnih vrat. Zaradi tega se lahko namesto FPGA uporabljajo CPLD-ji z velikim številom logičnih vrat. Druga specifikacija CPLD označuje število izrazov izdelka, ki jih lahko doseže makrocelica. Izrazi izdelka so plod digitalnih signalov, ki izvajajo določeno logično funkcijo.
CPLD so na voljo v več obrazcih paketov IC in logičnih družinah. CPLD se razlikujejo tudi glede na napajalno napetost, delovni tok, tok v stanju pripravljenosti in odvajanje moči. Poleg tega jih je mogoče dobiti z različnimi količinami pomnilnika in različnimi vrstami pomnilniške podpore. Običajno je spomin izražen v bitih / megabitih. Podpora za pomnilnik je sestavljena iz ROM-a, RAM-a in RAM-a z dvema vrati. Vsebuje tudi CAM (vsebinsko naslovljiv pomnilnik), pa tudi FIFO (prvi vhod, prvi izhod) in LIFO (zadnji vhod, zadnji izhod) pomnilnik.
Arhitektura kompleksne programabilne logične naprave
Kompleksna programabilna logična naprava obsega skupino programabilnih FB-jev (funkcionalnih blokov). Vhodi in izhodi teh funkcionalnih blokov so povezani z GIM (matriko globalne medsebojne povezave). To matriko medsebojnih povezav je mogoče ponovno konfigurirati, tako da lahko spreminjamo stike med funkcionalnimi bloki. Nekaj vhodnih in izhodnih blokov nam bo omogočilo, da združimo CPLD z zunanjim svetom. Arhitektura CPLD je prikazana spodaj.
Na splošno je programabilni FB videti kot niz logičnih vrat , kjer je mogoče programirati niz vrat AND in vrata OR so stabilna. Toda vsak proizvajalec ima svoj način razmišljanja za oblikovanje funkcionalnega bloka. Našteto o / p je mogoče najti z upravljanjem povratnih signalov, doseženih z izhodi vrat OR.
Arhitektura CPLD
Pri programiranju CPLD je zasnova najprej kodirana v jeziku Verilog ali VHDL, ko je koda (simulirana in sintetizirana. Med sintezo je izbran model CPLD (ciljna naprava) in izdelan je zemljevid omrežnih map. Ta seznam je lahko blizu -prilagoditev pristni arhitekturi CPLD z uporabo postopka kraja in poti, ki ga običajno doseže programska oprema mesta in poti lastništva podjetja CPLD. Nato bo operater opravil nekaj potrditvenih postopkov. Če je vse v redu, bo uporabil CPLD, sicer ga bo preuredil.
Arhitekturna vprašanja CPLD
Pri obravnavi zapletene programabilne logične naprave za uporabo pri načrtovanju je mogoče upoštevati nekaj naslednjih težav z arhitekturo
- Programska tehnologija
- Sposobnost funkcijskega bloka
- Sposobnost V / I
Vključujejo nekatere družine družb CPLD iz različnih trgovcev
- Družini Altera MAX 7000 in MAX 9000
- Družine Atmel ATF in ATV
- Družina rešetk isp LSI
- Družina MACH rešetkastih (Vantis)
- Družina Xilinx XC9500
Družine CPLD
Aplikacije CPLD
Vloge CPLD vključujejo naslednje
- Kompleksne programabilne logične naprave so idealne za visokozmogljive kritične nadzorne aplikacije.
- CPLD se lahko uporablja v digitalnih izvedbah za izvajanje funkcij zagonskega nalagalnika
- CPLD se uporablja za nalaganje konfiguracijskih podatkov poljskega programabilnega polja vrat iz trajnega pomnilnika.
- Na splošno se uporabljajo v majhnih aplikacijah, kot je dekodiranje naslovov
- CPLD-ji se pogosto uporabljajo v mnogih aplikacijah, na primer pri stroškovno občutljivih prenosnih napravah, ki delujejo na baterije, zaradi majhne velikosti in nizke porabe energije.
Gre torej za zapleteno arhitekturo programabilne logične naprave in njene aplikacije. Upamo, da ste bolje razumeli ta koncept. Nadalje, kakršna koli vprašanja v zvezi s tem konceptom oz za izvajanje kakršnih koli električnih in elektronskih projektov , prosimo, dajte svoje dragocene predloge s komentarjem v spodnjem oddelku za komentarje. Tukaj je vprašanje za vas, kakšna je razlika med CPLD in FPGA?
Zasluge za fotografije:
- CPLD wikimedia
- Arhitektura CPLD diapozitivi
